

Offset in CMOS magnetotransistors analysis and reduction

Doctoral Thesis

Author(s):

Metz, Matthias; Baltes, Henry

Publication date:

1999

Permanent link:

<https://doi.org/10.3929/ethz-a-003837434>

Rights / license:

[In Copyright - Non-Commercial Use Permitted](#)

DISS. ETH No. 13275

Offset in CMOS Magnetotransistors Analysis and Reduction

A thesis submitted to the

SWISS FEDERAL INSTITUTE OF TECHNOLOGY ZURICH

for the degree of

Doctor of Natural Sciences

presented by

Matthias Metz

Dipl. Phys. Albert-Ludwigs-Universität Freiburg, Germany

Born August 26, 1967

Citizen of Germany

accepted on the recommendation of

Prof. Dr. H. Baltes, supervisor

Prof. Dr. A. Nathan, co-examiner

1999

ABSTRACT

Sensors based on industrial IC technology enjoy benefits like cost-effective batch fabrication, miniaturization, established reliability, and cointegration of circuitry. Magnetotransistors (MTs) are magnetic field sensors that are fully fabricated in CMOS technology. MTs are sensitive to the magnetic induction parallel to the chip surface. This feature makes them well suited as magnetic vector probes in contactless angle detectors containing a permanent magnet. Such wear-free, inexpensive, reliable, and accurate microsystems are in high demand for numerous products in the automotive and consumer industry. However, fabrication imperfections cause sensor offset. Offset is a non-vanishing output in the absence of the measurand. It leads to an error which, without cost-intensive calibration, limits the system accuracy. The analysis and reduction of offset in MTs is the topic of this thesis.

First, the general behavior of the MT is introduced in terms of theory, experimental results and numerical simulation. Next, an understanding of sensor offset as a consequence of imperfect internal variables is developed. Geometrical, material, and biasing asymmetries are identified as possible causes of offset in MTs. For the analysis of the MT offset, an approach is formulated which combines statistical data analysis, the variation of design and environmental parameters, indirect estimations, numerical simulation, and the independent characterization of imperfections. Wafer level characterization by a prober evolves as an integral part to effectively separate the varying and uncontrolled superimposed offset contributions. The conceptual part of the thesis is concluded by a comprehensive collection of offset reduction principles.

MT offset characteristics are experimentally analyzed for two different commercial CMOS processes. The average absolute value of the offset in terms of a relative imbalance of two collector currents is up to 2.7% for the MT structures chosen as references in this thesis. The mean offset temperature drift between -40°C and $+140^{\circ}\text{C}$ is 0.25%. The offset exhibits a high degree of variation on a very small spatial scale. Additionally, global variations on a larger scale over the wafer are observed and, in some cases, systematic influences.

The actual contributions of the various possible causes of offset are investigated. Misalignment of the metal contact mask occurring during photolithography dominates large scale offset variations. The misalignment can also have a systematic component. Another systematic component arises from non-orthogonal dopant implantation. A dominating contribution to local variations from doping inhomogeneities is suggested by indirect evidence. Further, mismatch in emitter-collector spacing is shown to be critical. Suppressed sidewall injection magnetotransistors (SSIMTs) showing an enhanced sensitivity compared to standard MTs exhibit a quadrupling of the offset. This comes from misalignment of the emitter guard ring.

Several offset reduction approaches are examined. Special emphasis is put on addressing the offset causes identified as most critical. Contributions from metal contact misalignment are suppressed by an improved emitter shape and metal contact position as well as by enhanced process control. Implantation angle effects are avoided by an orthogonal implant or are corrected for with the knowledge of the actual implant direction. Small scale effects from, e.g., doping inhomogeneities or emitter-collector spacing mismatch are averaged out along an increased device edge length or in arrays of MTs. Emitter guard misalignment in SSIMTs is avoided by self-aligning the guard with poly-silicon masking. By applying the offset reduction approaches, MTs with average absolute values of offset below 0.14% between -40°C and $+140^{\circ}\text{C}$ are achieved in both processes. The offsets are equivalent to a magnetic induction below 4 mT at room temperature. Based on the presented results, the accuracy, without calibration, in contactless angle detection systems relying on a standard CMOS chip may be significantly improved.

ZUSAMMENFASSUNG

Sensoren, welche auf industrieller IC Technologie basieren, bieten Vorzüge wie kostengünstige Massenfertigung, Miniaturisierung, eine erprobte Zuverlässigkeit und die Integrierbarkeit von Schaltungen. Magnetotransistoren (MTs) sind Magnetfeldsensoren, die vollständig in CMOS Technologie hergestellt werden. MTs sind sensitiv gegenüber der magnetischen Flussdichte parallel zur Chipoberfläche. Durch diese Eigenschaft eignen sie sich gut als magnetische Vektorsonden in kontaktlosen Winkelmesssystemen mit einem Permanentmagneten. Solche verschleissfreien, preisgünstigen, zuverlässigen und genauen Mikrosysteme erfreuen sich grosser Nachfrage für zahlreiche Produkte in der Automobil- und Verbrauchsgüterindustrie. Unvollkommenheiten in der Herstellung verursachen jedoch einen Sensor-Offset. Offset ist ein nicht verschwindender Ausgabewert bei verschwindender Messgrösse. Dies führt zu einem Messfehler, der ohne kostenintensive Kalibrierung die Systemgenauigkeit limitiert. Die Analyse und Reduzierung des Offsets in MTs ist das Thema dieser Arbeit.

Zunächst wird das generelle MT-Verhalten in der Theorie, durch experimentelle Ergebnisse und durch numerische Simulation eingeführt. Anschliessend wird ein Verständnis des Sensoroffsets als Folge unvollkommener interner Variablen entwickelt. Asymmetrien in der Geometrie, im Material und im Biasing lassen sich als potentielle Offsetursachen identifizieren. Zur Analyse des MT-Offsets wird ein Ansatz formuliert, der statistische Datenauswertung, die Variation von Design- und Umgebungsparametern, indirekte Abschätzungen, numerische Simulationen und die unabhängige Charakterisierung von Unvollkommenheiten kombiniert. Um die veränderlichen, unkontrollierten und überlagerten Offsetbeiträge effizient zu trennen, stellt die waferweise Charakterisierung einen zentralen Aspekt dar. Der konzeptuelle Teil der Arbeit wird durch eine umfassende Aufstellung von Prinzipien zur Offsetreduzierung abgeschlossen.

Die Charakteristika des MT-Offsets werden für zwei verschiedene kommerzielle CMOS-Prozesse analysiert. Für die MT-Strukturen, die für diese Arbeit als Referenz gewählt wurden liegt der durchschnittliche Betrag des Offsets als relativer Unterschied zweier Kollektorströme bei bis zu 2,7%. Der mittlere Temperatur-

drift des Offsets beträgt 0,25% zwischen -40°C und 140°C . Der Offset zeigt starke lokale Schwankungen zwischen benachbarten Strukturen. Zusätzlich werden globale Schwankungen auf einer grossen Skala über den Wafer beobachtet sowie in einigen Fällen systematische Einflüsse.

Die tatsächlichen Beiträge der verschiedenen potentiellen Offsetursachen werden untersucht. Justierfehler der Metallkontaktmaske, die während der Photolithographie auftreten, dominieren die langreichweitigen Offsetschwankungen. Die Justierfehler können auch eine systematische Komponente aufweisen. Eine weitere systematische Komponente ist durch die nicht-orthogonale Implantation von Dotierungen gegeben. Desweiteren deuten indirekte Hinweise darauf, dass Dotierungsinhomogenitäten einen dominierenden Einfluss auf die lokalen Schwankungen ausüben. Weiterhin wird gezeigt, dass eine Ungleichheit der Emitter-Kollektorabstände kritisch ist. Magnetotransistoren mit unterdrückter Seitenwandinjektion (SSIMTs), die eine erhöhte Sensitivität im Vergleich zu den Standard-MTs zeigen, weisen einen vierfachen Offset auf. Dies wird von Justierfehlern des Emitterguardrings verursacht.

Mehrere Methoden zur Offsetreduzierung werden vorgestellt. Vornehmlich wird Wert auf die Behandlung der als am kritischsten erkannten Offsetursachen gelegt. Beiträge durch Justierfehler der Metallkontakte können durch eine verbesserte Emittergeometrie und Metallkontaktposition sowie durch erhöhte Prozesskontrolle unterdrückt werden. Implantationswinkeleffekte werden durch orthogonales Implantieren vermieden oder werden mit der Kenntnis des tatsächlichen Implantationswinkels korrigiert. Kurzreichweitige Effekte, die zum Beispiel durch inhomogene Dotierung oder Ungleichheit der Emitter-Kollektorabstände auftreten, lassen sich entlang vergrösserter Kantenlängen oder in Arrays von MTs herausmitteln. Justierfehler des Emitterguards in SSIMTs werden vermieden, indem man den Guard mittels Poly-Siliziummaskierung selbstjustiert. Durch die Anwendung der Ansätze zur Offsetreduzierung werden für beide Prozesse durchschnittliche Offsetbeträge unter 0,14% zwischen -40°C und 140°C erreicht. Die Offsets bei Raumtemperatur entsprechen magnetischen Flussdichten von unter 4 mT. Basierend auf den vorgelegten Resultaten kann in kontaktlosen Winkelmesssystemen mit einem Standard-CMOS-Chip die Genauigkeit ohne Kalibrierung deutlich verbessert werden.