Layoutabhängige Fehleranalyse und Testsynthese integrierter CMOS Schaltungen

Open access
Author
Date
1990Type
- Doctoral Thesis
ETH Bibliography
yes
Altmetrics
Permanent link
https://doi.org/10.3929/ethz-a-000569425Publication status
publishedExternal links
Search print copy at ETH Library
Publisher
ETH ZürichSubject
KOMPLEMENTÄRE METALLOXID-HALBLEITERSCHALTUNGEN, CMOS (MIKROELEKTRONIK); SIGNATURANALYSE, KOMPLEXE SCHALTUNGEN (MIKROELEKTRONIK); DEFEKTERKENNUNG + FEHLERERKENNUNG (ELEKTROTECHNIK); LAYOUTS/MIKROELEKTRONIK; HÖCHSTINTEGRIERTE SCHALTUNGEN, VLSI (MIKROELEKTRONIK); PRODUKTION (BETRIEBSWIRTSCHAFT); QUALITÄTSKONTROLLE + FERTIGUNGSPRÜFUNG; COMPLEMENTARY-METAL-OXIDE-SEMICONDUCTOR CIRCUITS, CMOS (MICROELECTRONICS); SIGNATURE ANALYSIS, COMPLEX CIRCUITS (MICROELECTRONICS); DEFECT RECOGNITION + FAULT RECOGNITION (ELECTRICAL ENGINEERING); LAYOUTS/MICROELECTRONICS; VERY LARGE SCALE INTEGRATED CIRCUITS, VLSI (MICROELECTRONICS); PRODUCTION (BUSINESS ECONOMICS); QUALITY CONTROL + PRODUCTION INSPECTIONNotes
Diss. Techn. Wiss. ETH Zürich, Nr. 9305, 1990. Ref.: W. Guggenbühl ; Korref.: W. Fichtner.More
Show all metadata
ETH Bibliography
yes
Altmetrics