Layoutabhängige Fehleranalyse und Testsynthese integrierter CMOS Schaltungen

Open access
Autor(in)
Datum
1990Typ
- Doctoral Thesis
ETH Bibliographie
yes
Altmetrics
Persistenter Link
https://doi.org/10.3929/ethz-a-000569425Publikationsstatus
publishedExterne Links
Printexemplar via ETH-Bibliothek suchen
Verlag
ETH ZürichThema
KOMPLEMENTÄRE METALLOXID-HALBLEITERSCHALTUNGEN, CMOS (MIKROELEKTRONIK); SIGNATURANALYSE, KOMPLEXE SCHALTUNGEN (MIKROELEKTRONIK); DEFEKTERKENNUNG + FEHLERERKENNUNG (ELEKTROTECHNIK); LAYOUTS/MIKROELEKTRONIK; HÖCHSTINTEGRIERTE SCHALTUNGEN, VLSI (MIKROELEKTRONIK); PRODUKTION (BETRIEBSWIRTSCHAFT); QUALITÄTSKONTROLLE + FERTIGUNGSPRÜFUNG; COMPLEMENTARY-METAL-OXIDE-SEMICONDUCTOR CIRCUITS, CMOS (MICROELECTRONICS); SIGNATURE ANALYSIS, COMPLEX CIRCUITS (MICROELECTRONICS); DEFECT RECOGNITION + FAULT RECOGNITION (ELECTRICAL ENGINEERING); LAYOUTS/MICROELECTRONICS; VERY LARGE SCALE INTEGRATED CIRCUITS, VLSI (MICROELECTRONICS); PRODUCTION (BUSINESS ECONOMICS); QUALITY CONTROL + PRODUCTION INSPECTIONAnmerkungen
Diss. Techn. Wiss. ETH Zürich, Nr. 9305, 1990. Ref.: W. Guggenbühl ; Korref.: W. Fichtner.ETH Bibliographie
yes
Altmetrics